单片机常用的几种通信接口，I2C、SPI、UART等

在嵌入式系统中，板上通信接口是指用于将各种集成电路与其他外围设备交互连接的通信通路或总线。以下内容为常用板上通信接口：包括I2C、SPI、UART、1-Wire：

I2C总线

I2C总线是一种同步、双向、半双工的两线式串行接口总线。这里，半双工的含义是指在任意给定的时刻，只有一个方向上是可以通信的。I2C总线最早由Philips半导体公司于20世纪80年代研发面市。I2C最初的设计目标是为微处理器/微控制器系统与电视机外围芯片之间的连接提供简单的方法。I2C总线由两条总线组成：串行时钟线SCL和串行数据线SDA。SCL线——负责产生同步时钟脉冲。SDA线——负责在设备间传输串行数据。I2C总线是共享的总线系统，因此可以将多个I2C设备连接到该系统上。连接到I2C总线上的设备既可以用作主设备，也可以用作从设备。主设备负责控制通信，通过对数据传输进行初始化/终止化，来发送数据并产生所需的同步时钟脉冲。从设备则是等待来自主设备的命令，并响应命令接收。主设备和从设备都可以作为发送设备或接收设备。无论主设备是作为发送设备还是接收设备，同步时钟信号都只能由主设备产生。在相同的总线上，I2C支持多个主设备的同时存在。图1-1显示了I2C总线上主设备和从设备的连接关系。当总线空闲时，SDA 和SCL 都处于高电平状态，当主机要和某个从机通讯时，会先发送一个开始条件，然后发送从机地址和读写控制位，接下来传输数据（主机发送或者接收数据），数据传输结束时主机会发送停止条件。传输的每个字节为8 位，高位在前，低位在后。

一般从机地址有7 位地址模式和10 位地址模式两种，如果是10 位地址模式，第一个字节的头7 位是11110XX 的组合，其中最后两位（XX）是10 位地址的两个最高位，第二个字节为10 位从机地址的剩下8 位，如下图所示：

SPI总线

SPI总线是同步、双向、全双工的4线式串行接口总线，最早由Motorola公司提出。SPI是由“单个主设备+多个从设备”构成的系统。需要说明的是：在系统中，只要任意时刻只有一个主设备是处于激活状态的，就可以存在多个SPI主设备。常运用于EEPROM、FLASH、实时时钟、AD转换器、数字信号处理器和数字信号解码器之间实现通信。为了实现通信，SPI共有4条信号线，分别是：（1）主设备出、从设备入（Master Out Slave In，MOSI）：由主设备向从设备传输数据的信号线，也称为从设备输入（Slave Input/Slave Data In，SI/SDI）。（2）主设备入、从设备出（Master In Slave Out，MISO）：由从设备向主设备传输数据的信号线，也称为从设备输出（Slave Output/Slave Data Out，SO/SDO）。（3）串行时钟（Serial Clock，SCLK）：传输时钟信号的信号线。（4）从设备选择（Slave Select，SS）：用于选择从设备的信号线，低电平有效。SPI使用方法：上图所示芯片有2 个SPI 控制器，SPI 控制器对应SPI 主设备，每个SPI 控制器可以连接多个SPI从设备。挂载在同一个SPI 控制器上的从设备共享3 个信号引脚：SCK、MISO、MOSI，但每个从设备的CS 引脚是独立的.主设备通过控制CS 引脚对从设备进行片选，一般为低电平有效。任何时刻，一个SPI 主设备上只有一个CS 引脚处于有效状态，与该有效CS 引脚连接的从设备此时可以与主设备通信。所以，SPI通信方式可以使用“一主多从”的结构进行通信。每个连接到总线上的器件都有唯一的地址，主设备启动数据传输并产生时钟信号，从设备被主设备寻址，同一时刻只允许有一个主设备。从设备的时钟由主设备通过SCLK 提供，MOSI、MISO 则基于此脉冲完成数据传输。SPI 的工作时序模式由CPOL（Clock Polarity，时钟极性）和CPHA（Clock Phase，时钟相位）之间的相位关系决定，CPOL 表示时钟信号的初始电平的状态，CPOL 为0 表示时钟信号初始状态为低电平，为1 表示时钟信号的初始电平是高电平。CPHA 表示在哪个时钟沿采样数据，CPHA 为0 表示在首个时钟变化沿采样数据，而CPHA 为1 则表示在第二个时钟变化沿采样数据。根据CPOL 和CPHA 的不同组合共有4 种工作时序模式：CPOL=0，CPHA=0、CPOL=0，CPHA=1、CPOL=1，CPHA=0、CPOL=1，CPHA=1

UART

UART——通用异步收发传输器，UART 作为异步串口通信协议的一种，工作原理是将传输数据的每个字符一位接一位地传输。在应用程序开发过程中使用频率较高的数据总线。基于UART的数据传输是异步形式的串行数据传输。基于UART的串行数据传输不需要使用时钟信号来同步传输的发送端和接收端，而是依赖于发送设备和接收设备之间预定义的配置。对于发送设备和接收设备来说，两者的串行通信配置（波特率、单位字的位数、奇偶校验、起始位数与结束位、流量控制）应该设置为完全相同。通过在数据流中插入特定的比特序列，可以指示通信的开始与结束。当发送一个字节数据的时候，需要在比特流的开头加上起始位，并在比特流的末尾加上结束位。数据字节的最低位紧接在起始位之后。UART 串口的特点是将数据一位一位地顺序传送，只要2 根传输线就可以实现双向通信，一根线发送数据的同时用另一根线接收数据。UART 串口通信有几个重要的参数，分别是波特率、起始位、数据位、停止位和奇偶检验位，对于两个使用UART 串口通信的端口，这些参数必须匹配，否则通

1-Wire接口

1-Wire接口是由Maxim Dallas半导体公司（首页为http://www.maxim-ic.com）开发的异步半双工通信协议，也称为Dallas 1-Wire®协议。其中，按照主-从通信模型，只使用单条信号线DQ实现通信。1-Wire总线的一个重要特征在于，该总线允许在信号线上传输能量。1-Wire接口支持在总线上连接单个主设备以及一个或多个从设备。

并行接口

板上并行接口（parallel interface）通常用于系统与外围设备之间的通信，其中，外围设备通过存储器映射到系统的主控端。只要嵌入式系统的主控处理器/控制器含有并行总线，支持并行总线的设备就可以直接连接到该总线系统上。外围设备与主控端之间具有控制信号接口，可以控制并行总线上的数据通信。这里，通信的控制信号包括读/写信号和设备选择信号。一般说来，外围设备具有设备选择线；只有当主控处理器选通该线的时候，该设备才是有效的。数据传输的方向可以是从主控端到外围设备，也可以是从外围设备到主控端；这是通过读和写控制信号线进行控制的。只有主控处理器能够控制读控制信号和写控制信号。一般说来，外围设备通过存储器映射到主控处理器，从而可以访问分配的地址范围。此时，设备需要使用地址译码电路来产生芯片选择信号。当处理器选择的地址位于设备指定范围内的时候，译码电路对芯片选择线进行触发，从而激活设备。然后，处理器可以使能相应的控制线（分别是RD\与WD\），从而由设备读出数据，或者是向设备写入数据。为了实现并行通信，系统需要严格遵循时序规范。前面已经提到过，并行通信是由主控处理器启动的。如果某外围设备想要对通信进行初始化，那么可以向处理器发出中断，告知相关信息。为了实现上述功能，设备的中断线需要连接到处理器的中断线上，并且主控处理器需要触发相应的中断。需要说明的是，主控处理器的数据总线宽度决定了并行接口的宽度，可以是4位、8位、16位、32位、64位等。设备支持的总线宽度应该与主控处理器完全相同。

免责声明：本文内容来源于网络，整理者李逍遥；文章版权归原作者所有，意在传播相关技术知识&行业趋势，供大家学习交流，若涉及作品版权问题，请联系删除或授权事宜。

单片机最小应用系统及外部扩展总线

单片机的最小应用系统，是指能维持单片机运行的最简单配置的系统。这种系统成本低廉、结构简单，常用来构成简单的控制系统，如开关状态的输入/输出控制等。

最小应用系统的功能取决于单片机芯片的技术水平。对于片内有ROM/EPROM的单片机，其最小应用系统即为配有晶振、复位电路和电源的单个单片机;对于片内无ROM/EPROM的单片机，其最小系统除了外部配置晶振、复位电路和电源外，还应当外接EPROM或EEPROM作为程序存储器用。

8051/8751最小应用系统

8051/8751单片机内含有ROM/EPROM，用8051/8751单片机构成最小应用系统时，只需将单片机接上时钟电路和复位电路即可，如图7-1所示，因没有外部存储器扩展，这时接高电平，P0、P1、P2、P3都可作用户I/O口使用。

用8051/8751芯片构成的最小系统简单、可靠。但由于集成度的限制，最小应用系统只能用作一些小型的控制单元。同时，P0、P1、P2口的应用与开发环境差别较大。8051的应用软件须依靠半导体厂家用半导体掩膜技术置入，故8051应用系统一般用作大批量生产的应用系统。

图7-1　8051和8751最小应用系统电路

8031最小应用系统

8031单片机片内无程序存储器，因此，其最小应用系统必须在片外扩展EPROM。图7-2所示为8031外接程序存储器的最小应用系统。

图7-2　8031最小应用系统

与8051/8751最小应用系统一样，也必须有复位及时钟电路。片选线

直接接地，表明选择外部存储器;片外4K字节单元地址要求地址线12根(A 0 ～A 1 1)，由P0和P2.0～P2.3组成;程序存储器的取指信号为

;地址锁存器的锁存信号为ALE。 7.1.3 MCS-51系列单片机的外部扩展总线

在进行系统扩展中，首先需要面对的问题是如何与外围芯片连接。为了方便解决这一问题，往往利用地址锁存器将单片机形成三总线结构，即地址总线(Address Bus)、数据总线(Data Bus)和控制总线(Control Bus)，如图7-3所示。

➢ 地址总线： P2口作为地址总线的高8位，在访问16位的地址时，用于输出16位地址的高8位A 15 ～A 8 ;P0口分时复用地址/数据总线，地址锁存器用于锁存低8位地址A 7 ～A 0 。

图7-3　单片机三总线结构

提示

地址总线的根数决定了单片机可以访问的存储单元数量和I/O端口的数量。n条地址线可以产生2 n 个地址编码。

常用的地址锁存器为74LS373，构成地址总线时，它的8个输入端与P0口相连，其使能端连接单片机的ALE端。ALE信号为1时，P0口输出的数据被地址锁存器锁存，用作地址信号A 7 ～A 0 ;ALE信号为0时，P0口用于传输指令或数据(此时地址锁存器中的地址信号保持不变，能够保证数据传输给正确的地址)。

➢ 数据总线： P0口用作数据总线，数据总线是双向的，既可以由单片机传到外部芯片，也可以由外部芯片传入单片机。

➢ 控制总线： 控制总线主要负责对芯片的选通以及读/写等控制。引脚功能已在第二章中进行了详细介绍，这里不再赘述。

相关问答

单片机控制系统的三总线是指数据总线、地址总线、控制总线。1、数据总线51单片机的数据总线为P0口,CPU从P0口送出和读回数据。2、地址总线51系列单片...

I²C,地址,数据三总线。p1、p2、p3三端口。I²C,地址,数据三总线。p1、p2、p3三端口。

51单片机三总线是如下分配的:数据总线:P0口;地址总线:P1口,外部地址总线(低8位,需锁存);P2口,外部地址总线(高8位);控制总线有:P3.6(外部RAM/...51单片机...

地址总线宽度决定了CPU可以访问的物理地址空间,简单地说就是CPU到底能够使用多大容量的内存。地址总线的位数决定了CPU可直接寻址的内存空间大小,比如8位单片...

51单片机16位地址总线中的高8位是单向的,由单片机P2口输出给外部的数据存储器,而低8位的P0口是地址和数据复用总线,所以当P0口输出地址时是单向的,地址被ale...

地址总线,数据总线,控制总线地址总线,数据总线,控制总线

单片机总线采用时分复用形式是为了实现多个设备共享同一总线,减少硬件成本和复杂度。时分复用将总线上的不同信号在时间上分离,使得每个设备在不同时间段内独...

8051单片机具有外部三总线,分别为数据总线、地址总线和控制总线。这三总线用于与外部设备进行数据传输和控制。1.数据总线:8051单片机的数据总线为P0口,...

一种两线制数据通道,就像公路,路上走的是车,I2C走的是数据。是单片机里的,用于连接其他拥有相同通道的器件,这样两个器件就能通信了。就像你你给手机充电,...

通过专门芯片如TJA1050,现在数据链路层上实现差分连接,找一个带Can控制器的51单片机就很容易实现。如果没有Can控制器的单片机,你可以用uart连接,自己根据通讯...