详解51单片机基本硬件结构

硬件结构

单片机的内部结构是由CPU、ROM、RAM等组成，现在介绍外部引脚。如图1-3所示为单片机的引脚图，这就是实验中要用的89C51单片机的外部引脚图。如表1-3所示为89C51单片机引脚分配表。

图1-3　89C51单片机的引脚图

表1-3　89C51单片机引脚分配表

端口结构分析

从1.3.1节的硬件结构中可以看出，89C51单片机总共有4组端口，P0、P1、P2和P3，了解这4组端口的结构原理对于日后的编程会有很大的帮助，由于这4组端口结构不尽相同，下面分别介绍单片机总的4组端口。由于每组端口都是由8位组成，故在下面的讲解中，只以每组端口的其中一位来解释。

P0口字节地址为80H，位地址80H～87H。P0端口8位中的一位结构图如图1-4所示。

图1-4　P0端口位结构图

由图1-4可见，P0端口由锁存器、输入缓冲器、多路开关、一个非门、一个与门及场效应管驱动电路构成。图1-4中标号为P0.X引脚的图标，表示引脚可以是P0.0～P0.7的任何一位，即在P0口有8个与图1-4所示相同的电路组成。下面先介绍组成P0口的每个单元部分。

(1)输入缓冲器

在P0口中，有两个三态的缓冲器，学过数字电路的读者都知道三态门有3个状态，即在其输出端可以是高电平、低电平，同时还有一种高阻状态(或称为禁止状态)，图1-4中，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，需要使读锁存器中这个缓冲器的三态控制端(图1-4中标号为“读锁存器”端)有效，下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为“读引脚”的三态缓冲器的控制端有效，引脚上的数据才会传输到单片机的内部数据总线上。

(2)D锁存器

构成一个锁存器，通常要用一个时序电路(时序的单元电路内容请参考数字电路相关知识)，一个触发器可以保存一位二进制数(即具有保持功能)，在51单片机的32根I/O口线中，都是用一个D触发器来构成锁存器的。图1-4中的D锁存器，D端是数据输入端，CP是控制端(即时序控制信号输入端)，Q是输出端，

是反向输出端。

对于D锁存器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号(即时序脉冲没有到来)，这时输入端D的数据是无法传输到输出端Q及反向输出端

的。如果时序控制端CP的时序脉冲到达，这时D端输入的数据就会传输到Q及

端。数据传送过来后，当CP时序控制端的时序信号消失时，输出端还会保持着上次输入端D的数据(即把上次的数据锁存起来)。如果下一个时序控制脉冲信号到来，这时D端的数据才再次传送到Q端，从而改变Q端的状态。

(3)多路开关

在51单片机中，当内部的存储器够用时(即不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器)，P0口可以作为通用的输入/输出端口(即I/O)使用，对于8031(内部没有ROM)的单片机，或者编写的程序超过了单片机内部的存储器容量需要外扩存储器时，P0口就作为地址/数据总线使用。那么这个多路选择开关就是用于选择是作为普通I/O口使用还是作为地址/数据总线使用的选择开关了。从图1-4可知，当多路开关与下端接通时，P0口作为普通的I/O口使用;当多路开关是与上端接通时，P0口作为地址/数据总线使用。

(4)输出驱动

从图1-4中可看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当Vl导通时，V2截止，当V2导通时，Vl截止。

上面已对P0口的各单元部件进行了详细的讲解，下面研究一下P0口作为I/O口及地址/数据总线使用时的具体工作过程。

(1)作为I/O端口使用时的工作原理

P0口作为I/O端口使用时，多路开关的控制信号为0(低电平)，如图1-4所示，多路开关的控制信号同时和与门的一个输入端相接，与门的逻辑特点是“全l出1，有0出0”，那么控制信号如果是0，这时与门输出的也是一个0(低电平)，此时Vl管就截止，在多路控制开关的控制信号是0(低电平)时，多路开关是与锁存器的端相接的(即P0口作为I/O口线使用)。

P0口用作I/O口线，其由数据总线向引脚输出(即输出状态Output)的工作过程：写锁存器信号CP有效，数据总线的信号的输出流程为锁存器的输入端D→锁存器的反向输出

端→多路开关→V2管的栅极→V2管的漏极→输出端P0.X。前面已经介绍过，当多路开关的控制信号为低电平0时，与门输出为低电平，Vl管是截止的，所以作为输出口时，P0是漏极开路输出状态，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。如图1-5所示就是由内部数据总线向P0口输出数据的流程图。

图1-5　P0口内部数据总线向引脚输出时的流程图

P0口用作I/O口线，其由一引脚向内部数据总线输入(即输入状态Input)的工作过程，数据输入时(读P0口)有以下两种情况：

第一种情况是读引脚，即读芯片引脚上的数据。读引脚数时，读引脚缓冲器打开(即三态缓冲器的控制端要有效)，通过内部数据总线输入。如图1-6所示为P0口读引脚时的流程图。

图1-6　P0口读引脚时的流程图

第二种情况是读锁存器，通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态。如图1-7所示为P0口读锁存器时的流程图。

图1-7　P0口读锁存器时的流程图

在输入状态下，从锁存器和从引脚上读取的信号一般是一致的，但也有例外。例如，当从内部总线输出低电平后，锁存器Q=0，

=l，场效应管V2开通，端口线呈低电平状态，此时无论端口线上外接的信号是低电平还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从内部总线输出高电平后，锁存器Q=1，

=0，场效应管V2截止，如果外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031单片机在对端口P0～P3的输入操作有如下约定：凡属于读—改—写方式的指令，从锁存器读入信号，其他指令则从端口引脚线上读入信号。读—改—写指令的特点是，从端口输入(读)信号，在单片机内加以运算(修改)后，再输出(写)到该端口上。下面是几条读—改—写指令的示例。

ORL　P0, A P0→AP0

INC　P1 P1+1→P1

DEC　P3 P3-1→P3

CPL　P2 P2→P2

这样安排的原因在于读—改—写指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以避免因外部电路的原因使原端口的状态被读错。

注意： P0端口是8031单片机的总线口，分时出现数据D7～D0、低8位地址A7～A0以及三态，用来连接存储器、外部电路与外部设备。P0端口是使用最广泛的I/O端口。

(2)作为地址/数据复用口使用时的工作原理

在访问外部存储器时，P0口作为地址/数据复用口使用，这时多路开关控制信号为l，与门解锁，与门输出信号电平由地址/数据线信号决定;多路开关与反相器的输出端相连，地址信号经地址/数据线→反相器→V2场效应管栅极→V2漏极输出。例如，控制信号为l，地址信号为0时，与门输出低电平，Vl管截止;反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。如图1-8所示为P0口作为地址线，控制信号为1，地址信号为0时的工作流程图。

图1-8　P0口作为地址线，控制信号为1，地址信号为0时的工作流程图

反之，控制信号为l、地址信号为l，与门输出为高电平，Vl管导通;反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。如图1-9所示为P0口作为地址线，控制信号为1，地址信号为1时的工作流程图。

图1-9　P0口作为地址线，控制信号为1，地址信号为1时的工作流程图

可见，在输出地址/数据信息时，Vl、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。P0口又作为数据总线使用，在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码(输入)。在存取指令期间，控制信号为0，Vl管截止，多路开关也跟着转向锁存器反相输出端

;CPU自动将0FFH(11111111，即向D锁存器写入一个高电平1)写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。如图1-10所示为P0口作为数据总线，取指期间工作流程图。

图1-10　P0口作为数据总线时取指期间工作流程图

如果该指令是输出数据，如“MOVX@DPTR,A”，该指令将累加器的内容通过P0口数据总线传送到外部RAM中，则多路开关控制信号为1，与门解锁，与输出地址信号的工作流程类似，数据由地址/数据线→反相器→V2场效应管栅极→V2漏极输出。

如果该指令是输入数据(读外部数据存储器或程序存储器)，如“MOVX A,@DPTR”，该指令将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中，则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于读取指令码流程图。

通过以上分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。

注意： 系统设计中务必注意，程序中不能再含有以P0口作为操作数(包含源操作数和目的操作数)的指令。

当由P0口输入数据时，由于外部输入信号既加在缓冲输入端上，又加在驱动电路的漏极上。如果这时T2是导通的，则引脚上的电位始终被钳位在0电平上，输入数据不可能被正确地读入。因此，在输入数据时，应先把P0口置1，使两个输出FET均关断，使引脚“浮置”，成为高阻状态，这样才能正确地插入数据，这就是准双向口。

I/O口作为输入口时有两种工作方式，即读端口与读引脚，读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器，只有读端口时才真正地把外部的数据读入到内部总线，图1-10中的两个三角形表示的就是输入缓冲器，CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作，这是由硬件自动完成的。读引脚时，就是把端口作为外部输入线时，首先要通过外部指令把端口锁存器置1，然后再进行读引脚操作，否则就可能读入出错，为什么?看图1-10中，如果不对端口置1，端口锁存器原来的状态有可能为0，Q端为0，

端为1，加到场效应管栅极的信号为1，该场效应管就导通，对地呈现低阻抗，此时即使引脚上输入的信号为1，也会因端口的低阻抗而使信号变低，使得外加的1信号读入后不一定是1，若先执行置1操作，则可以使场效应管截止，引脚信号直接加到三态缓冲器中，实现正确的读入，由于在输入操作时还必须附加一个准备动作，所以这类I/O口被称为准双向口，89C51的P0、P1、P2、P3口作为输入时都是准双向口。接下来再看另一个问题，从图1-10中可以看出，这4个端口还有一个差别，除了P1口外，P0、P2、P3口都还有其他功能，这些功能又作什么用的呢?下面就来详细讲解这个问题。

每个I/O端口都有一个8位数据锁存器和两个8位数据缓冲器。P0～P3(8位锁存器)是SFR，有各自的端口地址，可直接用指令寻址，用于存放需要输出的数据。数据输入时只有缓冲没有锁存，各引脚上输入的数据必须一直保持到CPU将其读走为止，如图1-11所示为P0位结构图。

图1-11　P0位结构图

从图1-11中可以看出，P0口的内部有一个二选一的选择器，受内部信号的控制，如果在图1-11中的位置，则处在I/O口工作方式，此时相当于一个准双向口输入，须先将P0口置1，每根口线可以独立定义为输入或输出，但是必须在口线上加上拉电阻，如果将开关拨向另一个方向，则作为地址/数据复用总线用，此时不能逐位定义为输入/输出，有两种用法，当作数据总线用时输入8位数据，当作地址总线用时则输出低8位地址，注意，当P0口作为地址/数据复用总线用之后就不能再作I/O口使用了。那么什么叫做地址/数据复用?这其实是当单片机的并行口不够用时需要扩展输入/输出口时的一种用法，具体使用方法会在后续的章节中逐步讲解。

利用P0口进行扩展外部存储器和I/O时，P0口将作为地址和数据分时复用，CPU发控制信号，打开与门，使MUX打向上边，形成推拉式结构，数据信号可直接读入或输出到内部总线。利用P0作为通用I/O时，此时P0口是一个准双向口，CPU发控制信号，封锁与门，使上拉管截止，MUX打向下边，与D触发器Q连接。

输入程序举例：

MOV　P0, #FFH

输出程序举例：

MOV　A, P0

2. P1口的结构及工作原理

P1口字节地址为90H，位地址为90H～97H，如图1-12所示为P1位结构图。

图1-12　P1位结构图

与P0不同，P1口只能作为I/O口使用，无MUX，但其内部有一个上拉电阻，所以连接外围负载时不需要外接上拉电阻，这一点P1、P2、P3都一样。

输入程序举例：

MOV　P1, #FFH

MOV　A, P1

输出程序举例：

MOV　A, P1

3. P2口的结构及工作原理

P2口字节地址为A0H，位地址为A0H～A7H，如图1-13所示为P2位结构图。

图1-13　P2位结构图

P2口作为I/O口线时用法与P0口一样，当内部开关拨向另一个方向，即作地址输出时，可以输出程序存储器或外部数据存储器的高8位地址，并与P0口输出的低地址一起构成16位的地址线。

注意： 和数据总线的区别，数据总线是8位的，很多书上都会提到51单片机是8位数据总线，16位地址总线，但都不会解释有什么不同，看到这里读者应该明白二者的区别。

16位的地址总线可以寻址64KB的程序存储器或外部数据存储器，后续章节会讲解，此处要注意的是当P2口作为地址总线时，高8位地址线是8位一起输出的，不能像I/O口线那样逐位定义，这与P0口是一样的。

当P2口用来扩展外存储器和I/O时，作为高8位地址输出，当进行外部存储器或I/O设备读写操作时，CPU自动发出控制信号，打开与门，使MUX拨向上边。当P2口当作通用I/O时，CPU自动发出控制信号，MUX拨向下边，与D触发器Q连接。

输入程序举例：

MOV　P2, #FFH

MOV　A, P2

输出程序举例：

MOV　A, P2

4. P3口的结构及工作原理

P3口字节地址为B0H，位地址为B0H～B7H。如图1-14所示为P3位结构图。

图1-14　P3位结构图

P3口作为I/O口线用时同其他的端口相同，也是准双向口，不同的是，P3口的每一位都有另一种功能，也叫第二功能，具体作用在用到时将详细解释。当P3口作为通用I/O口时，准双向口第二功能端保持高电平。

输入程序举例：

MOV　P3, #FFH

MOV　A, P3

输出程序举例：

MOV　A, P3

当P3口作为第二功能时，锁存器输出Q=1，如表1-4所示为P3口第二功能列表。

表1-4　P3口第二功能列表

既然单片机的引脚有第二功能，那么CPU是如何识别的呢?这是一个令许多初学者困惑的问题，其实单片机的第二功能是不需要人工干预的，也就是说只要CPU执行到相应的指令，就自动转成了第二功能。

思考： 输入和输出口简称I/O口，是单片机与外部电路接口的唯一途径，4个并行口的结构是有一定区别的，如何根据系统的设计要求和产品用途来正确灵活地使用是初学者必须掌握的基本功，还需要清楚其功能和用途。

5. 应用注意事项

(1)在无片外扩展存储器的系统中，这4个端口的每一位都可以作为准双向通用I/O端口使用。在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口作为双向总线，分时作为低8位地址和数据的输入/输出线。

(2)P0口作为通用双向I/O口使用时，必须外接上拉电阻。

(3)P3口除了作通用I/O口使用外，各位还具有第二功能。当P3口某一位用于第二功能作输出时，则不能再作通用I/O口使用。

(4)当P0～P4端口用作输入时，为了避免误读，都必须先向对应的输出锁存器写入1，使FET截止，然后再读端口引脚，例如以下程序：

MOV　P1, #0FFH

MOV　A, P1

OLED显示屏，行驱动电路设计，单片机AT89C51与和显示屏的硬件接线

OLEDindustry

一个有内容的公众平台！

随着科学技术与电子业技术的不断发展更迭，有机发光二极管如何简易并且有效的实现显示均匀、大面积发光、高亮度高分辨率发光、以及延长有机发光二极管寿命等当前亟需解决的问题，是我们未来要面对的技术挑战。今天小编给大家带来几个平日里做有源、无源oled显示驱动设计的例子，以供大家作为电子设计参考。

一、驱动控制SSD1303实现96x64点阵PM-OLED

本例子使用Solomon公司的OLED显示驱动电路SSD1303，结合AT89C51单片机实现驱动OLED显示屏的方法。SSD1303是一款集控制器、行驱动器和列驱动器于一体的专用于OLED显示控制驱动电路。

实验中OLED结构阳极材料，采用ITO（铟锡氧化物），阴极则使用Mg与其他稳定金属合金的办法Mg:Ag做阴极，以提高器件量子效率和稳定性，并可以在有机膜上形成稳定坚固的金属薄膜。

PM-OLED使用普通的矩阵交叉屏， OLED位于交叉排列的阳极和阴极中间，通过对阳极和阴极组合的选通，可以控制每一个OLED的点亮。

SSD1303芯片内部电路框图如下图1所示：

SSD1303芯片主要由MCU接口、命令译码器、振荡器、显示时序发生器、电压控制与电流控制、区颜色译码器、和图形显示数据存储器（GDDRAM）、行驱动和列驱动组成。这种IC的专用OLED驱动方案使OLED显示性能最佳，降低了功耗。该器件采用TCP/TAB封装。具有驱动最大132×64点阵的图形显示、提供的逻辑电源为2.4～3.5V、供给OLED屏的电源为7.0～16V、列输出的最大电流为 320μA、行输入的最大电流为45mA、低电流睡眠模式小于5μA、256级对比度控制，可编程帧频、具有几个MCU接口，如68/80并行总线和串行的周边接口、132×65bit显示缓冲器、可以垂直滚动、支持部分显示、工作温度：-40 oC～ 85 oC。

整个系统由单片机、控制驱动电路SSD1303和OLED显示屏三部分组成.SSD1303与单片机接口的引脚有：DO～D7为与单片机接口的数据总线，R/W（RW#）为读写选择信号，D/C为数据/命令选择信号，CS#为片选信号，低电平有效，E（RD#）为使能信号，RES#为复位信号。单片机采用ATMEL 公司生产的低功耗、高性能的AT89C51， AT89C51与SSD1303和显示屏的硬件接线如图2所示，P1.0、P1.1、P1.2、P1.3、P1.4分别与SSD1303的 R/W（RW#）、D/C、CS#、E（RD#）、RES#相连，P0口与SSD1303的数据总线相连。其它引脚的连线VCC接12V，VDD接 2.7V，VSS接地等。下面通过程序来控制这些引脚，从而使OLED显示需要的汉字或图形。主程序软件流程图如图3所示。

图2 单片机AT89C51与SSD1303和显示屏的硬件接线

图3 主程序软件流程图

二、台湾普诚PT6807/PT6808无源矩阵驱动方式

本案例采用ISL97702便携式产品的DC/DC直流升压电源电路，输入电压2.3～5.5V，输出电压根据负载轻重在2～30V范围内可调;OLED显示驱动采用PT6807和PT6808构建的无源矩阵驱动方式，适用于单色小尺寸OLED的显示驱动。

只所以选择ISL97702作为电源IC，需要考虑器件运行在最高效率的同时，尽可能的降低功耗并延长电池工作时间。ISL97702具有一种突发模式以及双输出电压选择功能，用以在轻载电流下保持转换器的效率和电源的节约。并且ISL97702还具有浪涌电流限制、短路保护和关机期间负载隔离等功能。ISL97702的DC/DC直流升压电源电路图，如下图所示：

基于ISL97702的DC/DC直流升压电源电路图

OLED显示屏像素点，按行、列排成矩阵，显示图像时，按行扫描或按列扫描，无源矩阵的基本结构框图，如下所示：

无源矩阵基本结构框图

其中“行”是由公共驱动器PT6807依次选通，“列”则是由列选择器PT6808根据图形要求来开通。例如，图中假如第一行只有第一个OLED导通就只有大约0.3mA，而假如第二行是所有OLLED都选通，而每一行一共有100个OLED，则其总电流大约为33mA。也就是说，其总电流是由每一行中的OLED数，就是其象素数决定。因为OLED的亮度是由其电流决定的，所以保持电流的稳定是很重要的。列驱动通常采用P沟道器件作为电流源。为保证其工作于饱和区，至少需要有2伏电压，这样其输出电流随VDS的变化将会小于1%每伏。当某一行有很多OLED导通时，它的总电流就比较大。这时在连接电极上就会有较大压降，从而使VDS降低。而这种压降又取决于显示的图形，而且是不可避免的。所以必须将电流受VDS的变化而变化的灵敏度降至最低。同时输出电流的不均匀性也受到驱动器件的不一致性的影响，这种不均匀性可以靠提高VGS工作电压和版图匹配技术来减小。

128×128点阵模块驱动接口，如下图所示：

128×128点阵模块驱动接口图

1. 行驱动电路设计

PT6807是点阵OLED图形显示系统64路行驱动器，它利用CMOS技术，提供64个移位寄存器和64路输出驱动，PT6807自己产生时钟信号用来控制PT6808列驱动器。

PT6807可以设计为主，从两种模式，为OLED驱动显示提供方便;主/从模式选择由控制脚MS来控制，在主模式下，选择MS脚为高电平，输入/输出脚DIO1，DIO2，CL2只作为输出脚来用;在从模式下，MS脚被置为低电平，输入/输出脚CL2作为输入来用，而DIO1，DIO2的状态由SHL脚来决定。

晶振电路：主模式下，可由R、C、CR端来决定时钟频率;在从模式下，晶振电路的R，C端为悬空状态，CR端接高电平。

显示占空比选择：显示占空比靠输入脚DS1，DS2的状态来决定;在主模式下根据DS1，DS2脚的设置来选择占空比，有四种占空比1/48，1/64，1/96，1/128可供选择;在从模式下，DS1，DS2脚与电源VDD相连。

移位时钟和相位选择：PCLK2用来选择移位数据是在CL2时钟信号的上升沿，还是下降沿移出;数据移位方向的选择由MS，SHL脚来控制。

2. 列驱动电路设计

PT6808是点阵OLED图形显示系统64路列驱动器，它也利用CMOS技术，并提供显示RAM、64位数据锁存、64位驱动和解码逻辑，内部显示RAM用来存储由八位微处理器传来的显示数据，它根据存储数据产生点阵OLED驱动信号，与PT6807（行驱动器）配合使用。

输入缓存用来允许和禁止PT6808，当输入输出数据和指令被执行时，CS1B和CS3必须处于工作状态，不论CS1B和CS3处于任何状态，RSTB和ADC都可以正常操作，并且内部状态不会改变。

输入寄存器用来与MPU接口，并临时存储要写入显示RAM的数据，当CS1B和CS3处于工作状态时，输入寄存器通过R/W和RS来选定，数据通过MPU被写入输入寄存器，然后写入显示RAM中，数据在E信号的下降沿被锁入，通过内部操作自动写入显示RAM中。

输出寄存器：当CS1B和CS3处于工作状态，并且R/W和RS为高电平时，输出寄存器用来临时存储显示数据RAM，也即显示数据RAM中的存储数据被锁存到输出寄存器。当CS1B和CS3处于工作状态，R/W为高，RS为低时，状态数据（忙检测）可以被读出。

为了读出显示数据RAM中的内容，需要访问读指令两次，在第一次访问中，显示数据RAM中的数据被锁存到输出寄存器中，在第二次访问中，MPU读锁存数据。这就是说，在读显示数据RAM时需要一次假读，但是，在读状态数据时不需要假读。

为了克服在工作过程中当OLED亮度较高时的自动关屏问题，在写入数据之前应该查看该项，若关屏，则将其打开，以保证OLED屏的正常工作。其中判断是否关屏，若关闭则将其自动打开子程序如下：

Rs=0; // rs为数据/指令选择脚

r_w=1; // r_w为读/写输入脚

e =1; // e为允许信号输入脚

busy = P3; // P3接数据线端口

e = 0;

if（busy&0x20==0x00） // 若为真，表示已关屏

{com=0x3f; // com为形参

wr_command（com）;} // wr_command是写命令子程序

三、TFT-OLED模拟像素单元驱动/控制电路

AM-OLED驱动实现方案包括模拟和数字两种。在数字驱动方案中，每一像素与一开关相连，TFT仅作模拟开关使用，灰度级产生方法包括时间比率灰度和面积比率灰度，或者两者的结合。目前，模拟像素电路仍占主流，但在灰度级实现上，模拟技术与时间比率灰度和面积比率灰度理论相结合将会是将来的一个发展趋势。在模拟方案中，根据输入数据信号的类型不同，单元像素电路可分为电压控制型和电流控制型。

电压控制型像素电路

1.两管TFT结构

电压控制型单元像素电路以数据电压作为视频信号。最简单的电压控制型两管TFT单元像素电路如图1所示。

图1 两管TFT驱动电路

其工作原理如下：当扫描线被选中时，开关管T1开启，数据电压通过T1管对存储电容CS充电，CS的电压控制驱动管T2的漏极电流;当扫描线未被选中时，T1截止，储存在CS上的电荷继续维持T2的栅极电压，T2保持导通状态，故在整个帧周期中，OLED处于恒流控制。

其中（a），（b）被分别称为恒流源结构与源极跟随结构，前者OLED处于驱动管T2的漏端，克服了OLED开启电压的变化对T2管电流的影响;后者在工艺上更容易实现。两管电路结构的不足之处在于驱动管T2阈值电压的不一致将导致逐个显示屏的亮度的不均匀，OLED的电流和数据电压呈非线性关系，不利于灰度的调节。

2.三管TFT结构

基于第二代电流传输器原理的电压控制型像素单元电路如图2所示，虚线左边可视为外部驱动电路，右边为单元像素电路。

图2 基于第二代电流传输器原理的像素电路

在控制模式下，T2和T3开启，T1和运算放大器构成第二代电流传输器，由于运算放大器的放大倍数可以取得很大，T1管的阈值电压对电流的影响变得不敏感，此时，流经T1的电流：

IT1=Vin/Rin

并且T1管源极电压应低于OLED的开启电压，防止OLED开启。在保持模式下，T2和T3关断，存储电容Cs维持T1管的栅极电压，电流经T1进入OLED。其中放大器由COMS电路实现，所有同行像素可共用一个运算放大器。

仿真结果表明，尽管T3管存在电荷注入与时钟馈漏效应，使得OLED电流略小于控制电流;在OLED标称电流为1μA，阈值电压漂移超过5V时，控制电流、OLED电流相对误差分别为-0.18%、5.2%，成功补偿了TFT的空间不均性和不稳定性。

虽然电压控制型电路具有响应速度快的特点，但由于不能准确地调节显示的灰度，难以满足显示的需求，于是人们提出电流驱动方案。电流控制型单元像素电路是以数据电流作为视频信号的。

3管电流控制型TFT像素电路

4-TFT电流控制电流镜像素电路

目前，全球已经有多家公司在从事OLED驱动IC的研究，到目前为止，还没有完全商业化的AM-OLED的驱动IC。但NextSierra公司已推出了分别集成的TFT-OLED行列驱动NXS1008、NXS1009和控制芯片NXS1010，张志伟等人采用该系列芯片，通过MCS-51单片机的控制来驱动240×320×3点阵的TFT-OLED屏，实现了大信息量的动态图形显示。

由于液晶显示器件的配套驱动芯片功能比较完善，且价格低廉，所以将此类芯片移用于有源矩阵显示屏（AM-OLED）成为了国内外当前的研究焦点。显示驱动IC是目前TFT-OLED的薄弱环节，开发通用或者专用的驱动IC，并集成控制电路，是提高OLED在平板及显示领域竞争力的重要动力。

▼

往期精彩回顾

▼

OPPO的又一首次突破！屏下摄像头真的来了.......

维信诺供应AMOLED！小米屏下摄像头来啦！

OLEDindustry

↓↓ 可以畅聊到天亮的行业技术群！你要不要来？↓↓

管理员微信：OLEDindustry2

添加管理员微信 > 入群 > 尽情畅聊探讨

相关问答

AT89C51单片机片外Rom:60K字节;RAM:64K字节。重叠的地址空间单片机是如何区分的?单片机并不认为有重叠的地址空间。说地址空间重叠,是某些人,糊涂的表现。...

电子书纽曼纽曼C51讨论回答(1)同样的89C51系列,不同品牌,是不一样的。1条回答:【推荐答案】同样的89C51系列,不同品牌,是不一样的。

89C51单片机包含了以下主要逻辑结构:①MCS-51内核,冯诺依曼结构,8位字宽。②4KFlashROM,用于存放用户程序代码。③128字节SRAM,用于存放数据;128字节SF...

它们之间主要区别在于以下几点:1.引脚功能引脚几乎相同,改变是,在AT89S51P1.5中,P1.6,P1.7具有第二功能,即这三个引脚的第二功能构成一个串行ISP编程接...

[最佳回答]说穿了,就是相当于做一个流水灯的程序,只是把流水灯的灯的位置变一下,摆个什么图形,当然可能一个时刻不止一个灯亮,也就是要加好驱动.说穿了,就是...

共有5个中断源:(发生中断后,进入中断服务函数,执行玩中断服务函数后又硬件自动清零标志位)外部中断0,interrupt0,中断标志位IE0;定时器0,interrupt1,...共...

选择使用at89c51单片机有如下优势:指令简单,易学易懂,外围电路简单,硬件设计方便,io口操作简单,无方向寄存器,资源丰富,一般设计足够用了,价格便宜、容...选...

89C51单片机的中断系统共有5个中断源。这些中断源分别是外部中断0(INT0)和1(INT1),定时器/计数器0(T0)和1(T1)溢出中断以及串行通信口中断(RI/TI)。IN...89C5.....

STC89C52是51单片机。我们常说的51单片机是一个系列,通指内核采用mcs51的8位单片机,目前,所有stc系列的单片机都属于这个家族。Stc系列单片机的研制厂家是...

回答如下:AT89C51单片机是一种基于8051架构的8位单片机,具有4个可编程I/O口(P0、P1、P2、P3)。P2口是一个8位的双向I/O口,可以用于输入和输出。每个引脚都...