MCS-51的中断结构与控制

MCS-51的中断源及中断结构

(一)中断源

向CPU发出中断请求的信号称为中断源。在2.1.2节中我们已经了解到MCS-51系列单片机中有5个中断源，其中2个外部中断源，3个内部中断源，具体如下：

：外部中断，由引脚P3.2引入中断请求。

：外部中断，由引脚P3.3引入中断请求。

➢ 定时计数器T0：内部中断，定时计数器0溢出时发出中断请求。

➢ 定时计数器T1：内部中断，定时计数器1溢出时发出中断请求。

➢ 串行口中断：内部中断，包括串行接收中断RI和串行发送中断TI。

MCS-51单片机自然优先级如表4-1所示。

表4-1　优先级的排列

(二)中断结构

MCS-51系列单片机的中断系统结构如图4-2所示。

图4-2　MCS-51中断结构

由图4-2可以看出，中断系统中涉及TCON、SCON、IE以及IP四个特殊功能寄存器，它们主要有以下功能：

➢ 锁存中断请求标志： TCON和SCON锁存各中断源的中断请求标志位。

➢ 中断允许寄存器IE：控制CPU是否响应中断源的请求。

➢ 中断优先级寄存器IP：设置各中断源的优先级，每个中断源可编程为高优先级中断或低优先级中断。

1. TCON中的中断标志位

TCON的字节地址为88H，可进行位寻址，其具体的结构、位名称、位地址以及功能如表4-2所示。

表4-2　TCON的结构、位名称、位地址以及功能

IT0(D0位)：外部中断

的触发方式控制位，由软件进行置“1”和清“0”。IT0=1时，为边沿触发方式(即当引脚P3.2出现下降沿脉冲信号时，中断请求有效);IT0=0时，为电平触发方式(即当引脚P3.2为低电平信号时，中断请求有效)。

IE0(D1位)：外部中断

的请求标志位。当CPU检测到外部中断请求时，该标志位置“1”，当CPU转向中断处理子程序时，由硬件自动清“0”(只适用于边沿触发方式)。

注意

在电平触发方式中，CPU转向中断处理子程序时，不能自动清除IE标志位，也不能由软件进行清除。所以在中断返回前需撤销引脚上的低电平，否则就会产生CPU多次响应一次中断的错误。

IT1(D2位)和IE1(D3位)：外部中断

的触发方式控制位和请求标志位，其

含义与IT0和IE0相同。

➢ TR0(D4位)：定时计数器T0的启动停止标志位，由用户编程确定。TR0=1时，定时器开始计数(即从设定的初值作加1计数);TR0=0时，定时器停止。

➢ TF0(D5位)：定时计数器T0的中断溢出标志位。定时器作加1计数，当最高位产生进位时，定时器计数溢出，此时，由硬件置位TF0=1，CPU响应中断后，由硬件清“0”，TF0=0。

➢ TR1(D6位)和TF1(D7位)：定时计数器T0的启动停止标志位和中断溢出标志位，其含义与TR0和TF0相同。

2. SCON中的中断标志位

SCON的字节地址为98H，可进行位寻址，其具体的结构、位名称、位地址以及功能如表4-3所示。

表4-3　SCON的结构、位名称、位地址以及功能

➢ RI：串行口接收中断标志位，当串行口接收到一帧数据时，RI置1，CPU响应中断后，硬件不能自动清除RI，需要由软件清“0”。

➢ TI：串行口发送中断标志位，当串行口发送一帧数据时，T1置1，CPU响应中断后，硬件不能自动清除RI，同样需要由软件清“0”。

提示

RI和TI通过一个或门向CPU发中断请求，CPU响应中断请求后，首先需要判断是RI和TI哪一个中断源发出的请求，才能去执行相应的中断子程序。

串行中断的有关内容以及SCON中的其他标志位含义将在项目六中进行详细讲述。

3. 中断允许控制寄存器IE

IE控制所有中断源的开放和屏蔽，字节地址为A8H，可进行位寻址，其具体的结构、位名称、位地址以及控制的相应中断源如表4-4所示。

表4-4　IE的结构、位名称、位地址以及功能

EX0：外部中断

的中断允许控制位。EX0=1时，

开中断;EX0=0时，

关中断。

➢ ET0：定时计数器T0中断允许控制位。ET0=1时，T0开中断;ET0=0时，T0关中断。

EX1：外部中断

的中断允许控制位。EX1=1时，

开中断;EX1=0时，

关中断。

➢ ET1：定时计数器T1中断允许控制位。ET0=1时，T1开中断;ET0=0时，T1关中断。

➢ ES：串行口中断允许控制位。ES=1时，串行口开中断;ES=0时，串行口关中断。

➢ EA： CPU中断允许控制位。EA=1时，CPU全部开中断;EA=0时，CPU全部关中断。

提示

CPU复位时，IE各位清0，禁止所有中断。

4. 中断优先级控制寄存器IP

MCS-51单片机中有两个中断优先级，中断优先级控制寄存器IP用来定义每个中断源的中断优先级。IP的结构、位名称、位地址以及控制的中断源如表4-5所示。

表4-5　IP的结构、位名称、位地址以及功能

IP的状态由用户来设定，某位为1，则相应的中断源处于高优先级中断;某位为0，则相应的中断源处于低优先级中断。

提示

单片机复位时，IP各位清0，各中断源处于低优先级中断。

MCS-51的中断处理过程

图4-3　中断处理过程

中断处理过程如图4-3所示，单片机工作时，在每个机器周期中都去查询各个中断标记位，如果某位是“1”，就说明有中断请求了;接下来需要判断中断请求是否满足响应条件;如果满足响应条件，CPU将进行相应的中断处理;中断处理完毕，进行中断返回，继续执行指令。

如果本次查询中没有中断请求或中断请求不能满足响应条件，CPU将继续原来的指令执行操作。

(一)中断响应

CPU检测到中断请求后，需要判断此中断请求是否满足响应条件，中断响应条件如下：

(1)CPU开中断，申请中断请求的中断源开中断。

(2)没有响应同级别或更高级别的中断。

提示

中断二级嵌套的响应原则：

① 同一中断优先级中，有多个中断请求时，按自然优先级进行响应(即查询顺序)。

② 当前进行的中断只能被高优先级的中断所打断(同级别或低优先级的中断请求不予响应)。

(3)当前处在所执行指令的最后一个周期。单片机有单周期指令、双周期指令、三周期指令和两个四周期指令，如果正在执行的是多字节指令，需要等整条指令执行结束，才能响应中断。

(4)如果正执行的指令是返回指令(RETI)或访问IP、IE寄存器的指令，那么CPU将至少再执行一条指令才能响应中断。

满足中断条件的情况下，CPU响应中断过程如下：

① 将IP中相应的优先级控制位置1，以阻断后来的同级和低级的中断请求。

② 撤销该中断源的中断请求标志，否则，中断返回后将重复响应该中断。

③ 保护断点地址，程序转向执行中断服务子程序。

提示

中断响应时间：

以外部中断0为例，INT0的引脚电平在每个机器周期的S5P2时刻经反相器锁存到TCON的IE0标志位，CPU在下一个机器周期查询新置入的IE0和IE1，满足相应条件，CPU将执行一条两个机器周期的长调用指令LCALL，由硬件将中断矢量地址装到PC中，使程序转入中断矢量入口。所以，从产生外部中断到中断执行，至少需要3个机器周期。

若正在处理的程序为RETI或访问IP，IE等，则额外等待的时间不会多于5个机器周期。所以外部中断的响应时间在3～8个机器周期之间。

(二)中断处理

中断处理过程一般可以分为保护现场、执行中断服务程序和恢复现场三个过程。

(1)保护现场

执行中断服务子程序之前，CPU只保护了一个地址(PC的值)，如果主程序和中断服务子程序中都用到一些公共存储空间(如A、PSW和DPTR等)，那么执行中断服务子程序前需要将这些数据保存起来，以免返回主程序时出现错误。

(2)执行中断服务程序

在MCS-51系列单片机中，五个中断源都有它们各自的中断入口地址。

：0003H

➢ T0： 000BH

：0013H

➢ T1： 001BH

➢ 串口中断： 0023H

可以看出，中断服务程序的存储空间很小，如果我们需要的程序超出了空间的限制，这时可以在中断处安排一条LJMP指令把中断服务程序跳转到其他地址。

提示

中断响应标志的清除：

CPU在响应中断请求后，该中断的中断请求在中断返回前应当清除，以免重复中断，被再次响应。

边沿触发的外部中断，定时器中断，均有硬件自动清除;串行口中断，需由软件清除;电平触发的外部中断需由外接触发器控制清除。

(3)恢复现场

恢复现场和保护现场相对，返回主程序前需要将保护现场过程中压入堆栈的相关数据弹出，以保证程序返回断点时能正确执行。

(三)中断返回

中断返回由中断返回指令RETI来实现。这条指令的功能是把断点地址从堆栈中弹出，送回到程序计数器PC;通知中断系统已完成中断处理，并同时清除优先级状态。

C51中断函数的定义

C51编译器支持在C源程序中直接开发中断过程，C51编译器及其对C语言的扩充允许编程者对中断所有方面的控制和寄存器组的使用。中断服务函数的完整语法如下：

函数的返回值函数名([参数]) interrupt n [using m]

{

函数体;

}

关于函数的使用进行以下说明：

(1)对中断程序而言，函数的返回值和参数一般为void。

(2)interrupt n 中n的取值为0～31的常数，不允许用表达式，表示中断向量的编号。在8051中，一般0代表外部中断0，1代表定时器0，2代表外部中断1，3代表定时器1，4代表串行中断。

(3)using m 中m的取值为0～3的常数，不允许用表达式，表示内部RAM中的第r组工作寄存器。在调用中断函数时，要求中断过程调用的函数所使用的寄存器组必须与其相同。

下面我们看一个使用C51语言编写的中断程序。

【例】设单片机的fosc=12MHz，要求用T0的方式1编程，在P1.0脚输出周期为2ms的方波。

用C语言编写的中断服务程序如下：

在编写中断服务程序时必须注意不能进行参数传递，不能有返回值。

详解51系列单片机引脚及功能

51系列单片机有各种封装形式，这里以40引脚双列直插DIP形式的封装来进行介绍，如图1.1所示。其中正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。

图1.1　8051双列直插式的引脚配置

有些新型的单片机在引脚数量以及功能上都略有区别，但都是基于51系列单片机内核。这里介绍的内容同样适用于新型的单片机。下面介绍51系列单片机的引脚功能，这些是学习单片机程序设计必须要了解和掌握的基础知识。

❑电源引脚：主要负责单片机的供电，有两根引脚。VCC(Pin40)为正电源端，接5.0V电压;GND(Pin20)为接地端。

❑外接晶振或外部振荡器引脚：主要负责为单片机的运行提供时钟振荡器，主要有两根引脚。其中，XTAL1(Pin19)为时钟XTAL1脚，片内振荡电路的输入端;XTAL2(Pin18)为时钟XTAL2脚，片内振荡电路的输出端。

8051单片机的时钟振荡器有两种工作方式。一种是片内时钟振荡方式，在18和19脚外接石英晶体和振荡电容，振荡电容的值一般取10～30pF。另外一种是外部时钟方式，由外部直接提供时钟源。

❑P0口：即P0.0～P0.7(Pin39～Pin32)，输入输出脚，可用于8位并行I/O口或分时复用为地址和数据总线。

P0定义为I/O口时，为准双向I/O口，需外接上拉电阻，在程序中向该端口写入1后，成为高阻抗输入口。P0口作为输出口时，每个引脚可以负载8个TTL。在外扩存储器时，可定义为低8位地址/数据线。

❑P1口：即P1.0～P1.7(Pin1～Pin8)，输入输出脚，8位准双向并行I/O口。P1口内部已经具有上拉电阻，为8位准双向I/O口，能负载4个TTL;在Flash编程和校验时，定义为低8位地址线。

❑P2口：即P2.0～P2.7(Pin21～Pin28)，输入输出脚，8位准双向并行I/O口。P2口内部已经具有上拉电阻，为8位准双向I/O口，能负载4个TTL;当访问外部存储器时，定义为高8位地址线。

❑P3口：即P3.0～P3.7(Pin10～Pin17)，输入输出脚，8位准双向并行I/O口。P3口内部已经具有上拉电阻，为8位准双向I/O口，能负载4个TTL。

P3口每个引脚都具有第二功能。引脚P3.0(RXD)和引脚P3.1(TXD)分别为串行数据的接收和发送端口，用于串行数据传输;引脚P3.2和引脚P3.3为外部中断请求，分别用于

和

的中断输入;引脚P3.4(T0)和引脚P3.5(T1)，分别为定时器/计数器T0和T1的外部计数输入端;引脚P3.6(

)和引脚P3.7(

)用于读写单片机片外RAM存储器，分别是外部数据写选通信号和读选通信号。

❑RST(Pin9)：单片机内部CPU的复位信号输入端。在单片机的振荡器启动后，该引脚置两个机器周期以上高电平，便可以实现复位。

❑

(Pin30)：地址锁存使能端和编程脉冲输入端。

当访问外部程序存储器时，ALE引脚的负跳变将低8位地址打入锁存;而非访问内部程序存储器时，ALE引脚将有一个1/6振荡频率的正脉冲信号，该信号可以用于外部计数或时钟信号。当访问外部数据存储器(执行MOVX类指令)时，ALE引脚会跳过一个脉冲。另外，对8EH单元的特殊功能寄存器的D0位置1，可禁止ALE输出，只有在执行MOVX或MOVC类指令时，ALE才被激活，仍输出锁存有效。在执行片外程序代码时，该设定禁止ALE位无效。

❑